CHPS0903 - Accélérateurs & HPC

Retour au parcours Retour à la liste des EC

  • Équipe pédagogique

    • Responsables

    • RENARD Arnaud (Responsable)
    • JAILLET Christophe (Co-responsable)
      Département : Informatique (UFR SEN)

  • Volume horaire

  • Nature CMTDTP Total
    Durée 10h6h14h30h

  • Modalités de contrôle des connaissances (MCC)

  • Epreuves Nature ProjetOral Total
    Durée 0h20
    Cas général 1ère session 5050 100%
    2nd session 5050 100%
    Dispense contrôle continu 1ère session 5050 100%
    2nd session 5050 100%

  • Modalités de contrôle des connaissances (MCC)

  • Cas général

  • Nature Durée 1ère session 2ème session
    Projet 50% 50%
    Oral 0h20 50% 50%

  • Dispense contrôle continu

  • Nature Durée 1ère session 2ème session
    Projet 50% 50%
    Oral 0h20 50% 50%

  • Objectifs

  • Comprendre et mettre en œuvre à la bonne échelle la programmation hétérogène à l’aide des accélérateurs de calcul (GPU, FPGA) au sein de supercalculateurs

  • Compétences spécifiques visées

    • Programmation CUDA, OpenACC, OpenMP pour accélérateurs, OpenCL,
    • Architectures des accélérateurs GPU et FPGA, modèle de programmation
    • Utilisation des architectures CPU x86 et ARM
    • Programmation multi-GPU
    • Programmation MPI mono-nœud et multi-noeud

  • Compétences générales visées

  • Architectures des processeurs et accélérateurs ; programmation hétérogène

  • Connaissances requises

  • Programmation C/C++, programmation parallèle, programmation GPU

  • Programme

    • Les différents types d'accélérateurs
      • architectures, analyse des hiérarchies mémoire
      • performances théoriques
      • modèles d'exécution, modèles de programmation
    • Les différentes API de programmation
    • Benchmarks, performances réelles
    • Résolution accélérée de problèmes concrets